Intel vừa trình diễn biến thể CPU Xeon Scalable “Sapphire Rapid HBM” sắp tới với bộ nhớ HBM2E lên đến 64GB trong nhiều khối lượng công việc khác nhau.
Theo Intel, Sapphire Rapid-SP sẽ có hai biến thể, một tiêu chuẩn và một cấu hình với bộ nhớ HBM. Biến thể tiêu chuẩn sẽ có thiết kế chiplet bao gồm bốn die XCC với kích thước cho một “die” vào khoảng 400mm2. Mỗi “die” sẽ được kết nối với nhau thông qua EMIB có kích thước 55µm và cao độ lõi (core pitch) là 100µm.
Biến thể Sapphire Rapid-SP Xeon tiêu chuẩn sẽ có 10 kết nối EMIB và toàn bộ gói sản phẩm sẽ có kích thước 4446mm2. Chuyển sang biến thể HBM, chúng ta sẽ có đế 14 kết nối EMIB để kết nối bộ nhớ HBM2E với các lõi.
Bốn gói bộ nhớ HBM2E sẽ được đặt trong xếp lớp 8-Hi, vì vậy Intel sẽ cung cấp ít nhất 16GB bộ nhớ HBME cho mỗi gói bộ nhớ với tổng cộng 64GB trên Sapphire Rapid-SP. Nói về biến thể có HBM sẽ có kích thước lên đến 5700mm2 hoặc lớn hơn 28% so với biến thể tiêu chuẩn. So với dòng EPYC Genoa bị rò rỉ gần đây, kích thước của Sapphire Rapid-SP HBM sẽ lớn hơn 5% trong khi biến thể tiêu chuẩn sẽ nhỏ hơn 22%.
Intel cũng tuyên bố rằng liên kết EMIB sẽ cho mật độ băng thông gấp đôi và hiệu quả năng lượng tốt hơn 4 lần so với các thiêt kế tiêu chuẩn. Điều thú vị là Intel gọi dòng sản phẩm Xeon mới nhất là “nguyên khối về mặt logic, có nghĩa là họ đang đề cập đến kết nối liên kết sẽ cung cấp chức năng tương tự như một “die” nhưng về mặt kỹ thuật là dùng để kết nối bốn chiplet với nhau.
